有(you)(you)朋友(you)問(wen)小編，在pcb設計的(de)時候，如何(he)保護線路板電源(yuan)信號的(de)完整性，有(you)(you)沒有(you)(you)好的(de)方(fang)法，這里小編來詳細的(de)說一說。

　　在(zai)電(dian)路設計(ji)中，一般我們很關心信(xin)號(hao)的(de)質量問題，但有時(shi)我們往往局(ju)限在(zai)信(xin)號(hao)線上進行(xing)研究(jiu)，而把電(dian)源和地當成理想的(de)情況來處理，雖(sui)然這樣做(zuo)能(neng)使問題簡(jian)化(hua)，但在(zai)高速設計(ji)中，這種簡(jian)化(hua)已(yi)經是行(xing)不通的(de)了。盡管電(dian)路設計(ji)比(bi)較直接的(de)結(jie)果是從信(xin)號(hao)完整(zheng)性上表現出(chu)來的(de)，但我們絕不能(neng)因此忽(hu)略了電(dian)源完整(zheng) 性設計(ji)。

　　因為電源完整性直接影響最終PCB板的信號完整性。電源完整性和信號完整性二者是密切關聯的，而且很多情況下，影響信號畸變的主要原因是電源系統。例如，地反彈噪聲太大、去耦電容的設計不合適、回路影響很嚴重、多電源/地平面的分割不好、地層設計不合理、電流不均勻等等。

　　1) 去耦電容(rong)

　　我們(men)都知道(dao)在(zai)電(dian)(dian)(dian)源(yuan)和地之間加一(yi)些電(dian)(dian)(dian)容(rong)可以降低系統(tong)的噪聲(sheng)，但是到底在(zai)電(dian)(dian)(dian)路板上(shang)加多少(shao)電(dian)(dian)(dian)容(rong)?每個(ge)(ge)電(dian)(dian)(dian)容(rong)的容(rong)值多大合(he)適?每個(ge)(ge)電(dian)(dian)(dian)容(rong)放在(zai)什么位(wei)置更好(hao)?類似(si)這(zhe)些問(wen)題(ti)我們(men)一(yi)般(ban)都沒有(you)去認(ren)真考慮過(guo)，只(zhi)是憑設計者的經驗來(lai)進行(xing)，有(you)時(shi)甚至(zhi)認(ren)為電(dian)(dian)(dian)容(rong)越(yue)少(shao)越(yue)好(hao)。

　　在高速設計中，我們必(bi)須考慮電(dian)(dian)容(rong)(rong)的寄生參數(shu)，定量的計算出去耦(ou)電(dian)(dian)容(rong)(rong)的個(ge)數(shu)以及(ji)每個(ge)電(dian)(dian)容(rong)(rong)的容(rong)(rong)值和放置的具體的位置，確保系(xi)統的在控制(zhi)范圍之內(nei)，一(yi)個(ge)基本的原則是需(xu)要的去耦(ou)電(dian)(dian)容(rong)(rong)，一(yi)個(ge)都不能少，多(duo)余的電(dian)(dian)容(rong)(rong)，一(yi)個(ge)也不要。

　　2) 地反彈(dan)

　　當(dang)(dang)高(gao)速(su)器(qi)件的(de)邊緣速(su)率低于0.5ns時，來自大容量數據(ju)總線的(de)數據(ju)交換速(su)率特別(bie)快(kuai)，當(dang)(dang)它在電源層中產生足以影(ying)響(xiang)信號的(de)強(qiang)波紋時，就會產生電源不穩定問題。

　　當通過地(di)回(hui)路的(de)(de)電(dian)流變(bian)化時(shi)，由于(yu)回(hui)路電(dian)感會產生一個電(dian)壓，當上升沿縮短時(shi)，電(dian)流變(bian)化率增(zeng)(zeng)大，地(di)反彈(dan)電(dian)壓增(zeng)(zeng)加。此時(shi)，地(di)平(ping)面(地(di)線)已經不是理想的(de)(de)零電(dian)平(ping)，而電(dian)源(yuan)也不是理想的(de)(de)直流電(dian)位(wei)。當同(tong)時(shi)開關的(de)(de)門電(dian)路增(zeng)(zeng)加時(shi)，地(di)反彈(dan)變(bian)得更(geng)加嚴(yan)重。對于(yu)128位(wei)的(de)(de)總線，可能有(you)50_100個I/O線在相同(tong)的(de)(de)時(shi)鐘沿切換(huan)。

　　這時(shi)，反(fan)饋到同時(shi)切換的(de)(de)(de)I/O驅動器的(de)(de)(de)電源(yuan)和地回路(lu)(lu)的(de)(de)(de)電感必須盡可(ke)能的(de)(de)(de)低(di)，否(fou)則，連(lian)到相同的(de)(de)(de)地上的(de)(de)(de)靜止將出現一個電壓毛(mao)刷(shua)。地反(fan)彈隨處(chu)可(ke)見，如芯片、封裝、連(lian)接器或電路(lu)(lu)板上都有可(ke)能會(hui)出現地反(fan)彈，從而導致(zhi)電源(yuan)完整性問題(ti)。

　　從技術的(de)發展角(jiao)度來(lai)看(kan)，器(qi)件的(de)上(shang)升沿將(jiang)只會(hui)減少，總線的(de)寬度將(jiang)只會(hui)增加(jia)。保持地反彈在可接受的(de)唯一方法(fa)是減少電源和地分布電感。對于(yu)，芯(xin)片，意味著，移(yi)到(dao)一個陣(zhen)列(lie)晶片，盡可能(neng)多地放置電源和地，且(qie)到(dao)封裝(zhuang)的(de)連(lian)線盡可能(neng)短，以減少電感。

　　對于(yu)(yu)，封(feng)(feng)裝(zhuang)(zhuang)，意(yi)味(wei)著(zhu)移動(dong)層封(feng)(feng)裝(zhuang)(zhuang)，使(shi)(shi)電源(yuan)的(de)地(di)平(ping)面的(de)間距更近，如在BGA封(feng)(feng)裝(zhuang)(zhuang)中(zhong)用的(de)。對于(yu)(yu)連接器，意(yi)味(wei)著(zhu)使(shi)(shi)用更多的(de)地(di)引腳或重新設計連接器使(shi)(shi)其具有內部的(de)電源(yuan)和(he)(he)(he)地(di)平(ping)面，如基(ji)于(yu)(yu)連接器的(de)帶(dai)狀軟線(xian)。對于(yu)(yu)電路板，意(yi)味(wei)著(zhu)使(shi)(shi)相(xiang)鄰的(de)電源(yuan)和(he)(he)(he)地(di)平(ping)面盡可能地(di)近。由于(yu)(yu)電感和(he)(he)(he)長(chang)度成正(zheng)比，所以盡可能使(shi)(shi)電源(yuan)和(he)(he)(he)地(di)的(de)連線(xian)短(duan)將降低地(di)噪聲。

　　3) 電源分(fen)配(pei)系統

　　電(dian)源(yuan)完整性設計是(shi)一(yi)件十分(fen)復雜(za)的事情，但是(shi)如何近年(nian)控制電(dian)源(yuan)系(xi)(xi)統(tong)(tong)(電(dian)源(yuan)和地平面)之間(jian)阻抗是(shi)設計的關(guan)鍵。理論(lun)上講(jiang)，電(dian)源(yuan)系(xi)(xi)統(tong)(tong)間(jian)的阻抗越(yue)(yue)低(di)(di)越(yue)(yue)好，阻抗越(yue)(yue)低(di)(di)，噪聲幅(fu)度越(yue)(yue)小(xiao)，電(dian)壓損耗越(yue)(yue)小(xiao)。

　　實際設計中(zhong)我們(men)可以通(tong)過規(gui)定最大的(de)電壓(ya)和電源(yuan)變化范圍來(lai)確定我們(men)希望達(da)到的(de)目標(biao)阻(zu)(zu)抗(kang)，然后，通(tong)過調整電路(lu)中(zhong)的(de)相關因素使電源(yuan)系統各部分的(de)阻(zu)(zu)抗(kang)(與頻率有(you)關)目標(biao)阻(zu)(zu)抗(kang)去逼近。

　　以上就是佛山pcb快板打樣廠家：//bianc.com.cn/news/415.html 小編整理的(de)(de)關于如何保護(hu)PCB電(dian)源(yuan)信號完整性，希(xi)望對大(da)家有(you)幫助，如還(huan)有(you)不清楚的(de)(de)地方，請聯系我司客(ke)服為您解答。