阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設計中，阻抗的匹配與否關系到信號的質量優劣。

　　PCB阻抗匹配的常見兩種方式

　　1、串聯終端匹配

　　在(zai)信號源(yuan)端(duan)阻(zu)(zu)抗(kang)低于傳輸線(xian)特征阻(zu)(zu)抗(kang)的(de)(de)條件(jian)下，在(zai)信號的(de)(de)源(yuan)端(duan)和傳輸線(xian)之(zhi)間(jian)串接一個電阻(zu)(zu)R，使源(yuan)端(duan)的(de)(de)輸出阻(zu)(zu)抗(kang)與傳輸線(xian)的(de)(de)特征阻(zu)(zu)抗(kang)相匹配，抑制從(cong)負載端(duan)反射(she)回來的(de)(de)信號發生(sheng)再次反射(she)。

　　匹(pi)配(pei)電(dian)(dian)阻(zu)選擇原則(ze)：匹(pi)配(pei)電(dian)(dian)阻(zu)值與驅(qu)動器的(de)(de)(de)(de)輸(shu)(shu)出阻(zu)抗(kang)之和等于(yu)傳輸(shu)(shu)線(xian)的(de)(de)(de)(de)特征阻(zu)抗(kang)。常見的(de)(de)(de)(de)CMOS和TTL驅(qu)動器，其輸(shu)(shu)出阻(zu)抗(kang)會隨信(xin)(xin)號(hao)(hao)的(de)(de)(de)(de)電(dian)(dian)平(ping)大(da)小變化而變化。因此，對TTL或CMOS電(dian)(dian)路來說，不(bu)可(ke)能有(you)十分正確的(de)(de)(de)(de)匹(pi)配(pei)電(dian)(dian)阻(zu)，只能折中考(kao)慮。鏈狀(zhuang)拓撲結(jie)構的(de)(de)(de)(de)信(xin)(xin)號(hao)(hao)網路不(bu)適(shi)合使(shi)用串聯終端匹(pi)配(pei)，所有(you)的(de)(de)(de)(de)負(fu)載必須接到傳輸(shu)(shu)線(xian)的(de)(de)(de)(de)末(mo)端。

　　串聯匹(pi)配(pei)是最(zui)常(chang)用的(de)終(zhong)端匹(pi)配(pei)方(fang)法。它的(de)優點是功(gong)耗小，不會給(gei)驅動器(qi)帶來(lai)額外(wai)的(de)直流(liu)負(fu)載，也(ye)不會在信號和地之間引入額外(wai)的(de)阻抗，而且只需要一個電(dian)阻元件。

　　常見應用：一般的CMOS、TTL電(dian)路的阻抗(kang)匹配(pei)。USB信號也采樣這種方法做阻抗(kang)匹配(pei)。

　　2、并聯終端匹配

　　在信號源端(duan)(duan)阻(zu)抗(kang)很小(xiao)的情況下(xia)，通過增加并(bing)聯(lian)電阻(zu)使負載端(duan)(duan)輸(shu)入阻(zu)抗(kang)與傳輸(shu)線的特征阻(zu)抗(kang)相匹(pi)配，達(da)到消除負載端(duan)(duan)反射的目的。實現(xian)形式分為單(dan)電阻(zu)和雙電阻(zu)兩種(zhong)形式。

　　匹配電(dian)(dian)(dian)阻(zu)(zu)(zu)選擇原則：在芯(xin)片的(de)輸入阻(zu)(zu)(zu)抗(kang)(kang)(kang)很高的(de)情況下，對(dui)(dui)單電(dian)(dian)(dian)阻(zu)(zu)(zu)形式來說，負載(zai)端(duan)的(de)并(bing)聯(lian)電(dian)(dian)(dian)阻(zu)(zu)(zu)值必須與(yu)傳輸線的(de)特(te)(te)征阻(zu)(zu)(zu)抗(kang)(kang)(kang)相近或相等;對(dui)(dui)雙電(dian)(dian)(dian)阻(zu)(zu)(zu)形式來說，每個并(bing)聯(lian)電(dian)(dian)(dian)阻(zu)(zu)(zu)值為傳輸線特(te)(te)征阻(zu)(zu)(zu)抗(kang)(kang)(kang)的(de)兩(liang)倍。

　　并(bing)聯終端匹配優點是(shi)(shi)簡單(dan)易行，顯而易見的缺點是(shi)(shi)會帶來(lai)直流(liu)功耗(hao)：單(dan)電(dian)(dian)阻(zu)方(fang)式(shi)的直流(liu)功耗(hao)與信號的占空比緊(jin)密相關;雙電(dian)(dian)阻(zu)方(fang)式(shi)則無論信號是(shi)(shi)高電(dian)(dian)平還是(shi)(shi)低電(dian)(dian)平都有直流(liu)功耗(hao)，但電(dian)(dian)流(liu)比單(dan)電(dian)(dian)阻(zu)方(fang)式(shi)少一(yi)半。

　　常見應(ying)用：以高(gao)速(su)信號應(ying)用較多(duo)。

　　(1)DDR、DDR2等SSTL驅(qu)動(dong)器。采(cai)用單電(dian)(dian)阻形式，并聯到(dao)VTT(一般為(wei)IOVDD的一半)。其(qi)中DDR2數(shu)據信號(hao)的并聯匹配電(dian)(dian)阻是(shi)內置(zhi)在芯(xin)片中的。

　　(2)TMDS等(deng)高速串行數據接(jie)口。采用單(dan)(dan)電阻形式(shi)，在(zai)接(jie)收設備端(duan)(duan)并聯到IOVDD，單(dan)(dan)端(duan)(duan)阻抗為50歐(ou)姆(差(cha)分對間為100歐(ou)姆)。

　　以上就是小(xiao)編整理的關于“PCB阻(zu)抗匹配常見的兩種方(fang)式介紹”，希望對大家有所(suo)幫(bang)助，如還有不(bu)清(qing)楚的地方(fang)，請聯(lian)系(xi)我司客(ke)服(fu)為(wei)您解答。